실리콘 반도체 기판상에서 주기적인 3차원 결합구조를 가지는 코프레너 선로에 대한 손실특성 연구

1. 서 론

무선통신소자의 SoC (System on Chip) 화에 따른 단말기의 소형화 및 고집적화로 인해, 최근 RF 부품에 대한 소형화는 무선통신 시장에서 hot issue로 떠오르고 있다 [1]-[9]. 특히, 무선통신 단말기의 핵심부품인 결합기 및 분배기, 필터, λ/4 임피던스 변환기등의 수동소자들은 큰 점유면적으로 인해 실리콘 RFIC (radio frequency integrated circuit) 내부에 집적되지 못하고 있으며, RFIC 외부의 프린트 기판 상에 제작되고 있는 실정이다[1]-[5]. 또한, 일반적으로 RF용 트랜지스터는 고주파에서는 보통 20 Ω이하의 낮은 입출력 임피던스를 가지며[3], 회로구성을 간략화 하기 위해서 FET 입출력부에 20 Ω이하의 저임피던스 정합소자가 필요하다. 그러나, 실리콘 기판상에 제작된 종래의 코프레너 선로[4]의 경우 10 GHz에서 파장이 10.2 mm정도의 장파장 특성을 보여주며, 20 Ω이하의 특성임피던스를 구현하기 위해서는 실리콘 기판상에서 선로폭이 3 mm이상이 되어야 한다. 이로 인해 종래의 코프레너 선로를 이용하는 경우, 실리콘 기판상에서 단파장 및 저임피던스 특성을 가지는 전송선로를 구현하는 것은 실질적으로 불가능하다.

상기 문제점을 해결하기 위해 3D 결합구조를 가지는 코프레너 선로가 실리콘 박막상에 제작되었다[6]-[9]. 3D 결합구조를 가지는 코프레너 선로는 종래의 선로에 비해 단파장 특성을 보여주었으며, 이로 인해 실리콘 박막상의 점유면적이 대폭 축소되었다. 그리고, 상기 선로구조를 이용하면 실리콘 박막상에서 20Ω이하의 저임피던스 선로의 구현이 가능하였다. 구체적으로, 3D 결합구조를 가지는 코프레너 선로를 이용하여 실리콘 박막상에 특성임피던스 Z₀가 15Ω인 λ/4 선로를 제작하는 경우, 중심주파수 18.3 GHz에서 점유면적은 0.04 mm²이며, 이는 종래의 코프레너 선로에 대한 점유면적의 0.74%밖에 되지 않는다.

실리콘 박막상의 RFIC용 수동소자로써 응용되기 위해서는 상기 전송선로의 손실특성에 대한 자세한 검토가 필요하나, 기존 연구[6]-[9]에서는 아직까지 상기 전송선로에 대한 손실특성 및 Q(quality factor)값에 대한 검증이 이루어지지 못하였다. 본 연구에서는 다양한 이론적∙실험적 방법을 통하여 3D 결합구조를 가지는 코프레너 선로에 대한 손실특성 및 Q값에 대한 광범위한 물리적 특성에 대해 연구함으로써 무선통신소자로서의 응용가능성을 고찰하였다.

2. 3D 결합구조를 가지는 코프레너 선로에 대한 RF 특성

Figure 1과 Figure 2는 각각 3D 결합구조를 가지는 코프레너 선로를 보여주며, 이에 대한 레이아웃 및 사진을 보여준다. 그림에서 보는 바와 같이 comb-type 선로구조가 실리콘 기판상에 존재하며, comb-type 선로구조는 LSL (lower signal line)과 TPMS (T-shape periodic metal strip)들로 구성되어 있으며, TPMS들은 LSL에 연결되어 있다. LGP (lower ground plane)는 comb-type 선로구조의 양측면에 존재하며, USL (upper signal line)과 UGP (upper ground plane)은 최상부면에 존재한다. TPMS의 T형 머리부분은 UGP 아랫면에 존재하여 Figure 2의 사진에서는 보이지 않으므로 레이아웃도 함께 제시하였다. USL과 UGP는 컨택트를 통하여 각각 LSL과 LGP에 전기적으로 연결되어 있다. SiO₂ 박막은 UGP와 TPMS사이에 존재하며, 이로 인해 UGP와 TPMS 사이에는 고용량을 가지는 커패시턴스가 존재한다. 주기적 구조를 가지지 않는 종래의 코프레너 선로의 경우에는 Figure 1에서 보이는 최상부면의 USL과 UGP 사이의 용량 C_a만 존재하나 상기 선로구조의 경우에는 C_a뿐만 아니라 UGP와 TPMS사이의 용량 C_u도 존재한다. 그리고, 상기 선로구조의 경우 Figure 1에서 보이는 바와 같이 LGP와 TPMS 사이의 용량 C_S도 존재한다. 다음의 식과 같이 전송선로의 파장은 주기적인 용량에 반비례하며, 따라서, 3D 결합구조를 가지는 코프레너 선로는 종래의 코프레너 선로에 비해 단파장 특성을 보이게 된다.

Figure 1

A structure of the CWP3DCS (coplanar waveguide employing periodic 3D coupling structures)

Figure 2

A layout and photograph of the CWP3DCS on silicon substrate

상기 식에서, f, L과 C는 각각 중심주파수, 전송선로의 단위길이당 인덕턴스와 단위길이당 용량값이다. 실지 3D 결합구조를 가지는 코프레너 선로는 지금까지 발표된 실리콘 기판상의 종래의 전송선로에 비해 가장 짧은 파장 특성을 보여주었다. 구체적으로 3D 결합구조를 가지는 코프레너 선로의 파장은 30 GHz에서 1.225 mm이며, 이는 실리콘 기판상의 종래의 코프레너 선로파장의 31.1%이다[6][7].

본 연구에서는 3D 결합구조를 가지는 코프레너 선로에 대한 손실특성 및 Q값을 추출하였다. Figure 3는 실리콘 박막상에 제작된 종래의 코프레너 선로와 3D 결합구조를 가지는 코프레너 선로에 대한 손실측정결과를 보여준다. 그림에서 L_T는 TPMS의 길이를 나타내며 Figure 1에 나타나 있다. 측정결과는 모두 λ/4의 길이를 가지는 전송선로에 대한 측정결과이다. 상기 선로구조를 제작하기 위해서 600 μm 두께의 실리콘 기판이 사용되었으며, 선로 폭 W_L는 20 μm이며, TPMS의 T형 머리부분의 폭 W_T는 26 μm, TPMS 사이의 거리는 20 μm이다. 그리고, SiO₂의 두께는 1 μm이다.

Figure 3

Measured insertion loss of the CWP3DCS and conventional coplanar waveguide with an electrical length of λ/4 on silicon substrate

그림에서 보는바와 같이 3D 결합구조를 가지는 코프레너 선로는 종래의 코프레너 선로에 비해 상당히 양호한 손실특성을 보인다. 구체적으로 10 ~ 50 GHz의 범위에서 종래의 코프레너 선로의 삽입손실은 1.61 ~ 2.46 dB인 반면, 3D 결합구조를 가지는 코프레너 선로의 삽입손실은 0.715 ~ 1.38 dB이다.

3D 결합구조를 가지는 코프레너 선로가 종래의 코프레너 선로에 비해 양호한 손실특성을 가지는 이유는 다음과 같이 설명 될 수 있다. Figure 4는 종래의 코프레너 선로구조와 등가회로를 보여준다. 그림에서 C_p와 L_a는 각각 선로와 접지면 사이에 존재하는 용량성분과 선로상에 흐르는 전류에 의한 인덕턴스성분을 나타낸다. R_p는 선로부분에서 접지면으로 흐르는 전류에 의한 손실을 반영하는 저항성분을 나타낸다. 실리콘기판의 경우 GaAs등의 화합물기판에 비해 비교적 큰 도전성을 보이며, 이로 인해 실리콘기판을 경유하여 선로로부터 접지면으로 흐르는 전류 I_R이 발생하게 된다. 등가회로상에서는 저항성분 R_p를 통하여 흐르는 전류가 실리콘기판을 경유하여 선로로부터 접지면으로 흐르는 전류 I_R이 된다. 이상적인 무손실 전송선로는 선로상에만 전류가 존재하여 전자계형태로 선로를 통하여 부하로 에너지를 전송해야 하지만, 선로에서 접지면으로 전류 I_R이 흐르면 전류 I_R에 의해 발생되는 전자계 에너지는 접지면을 통해 외부로 빠져나가는 손실성분이 된다. 이로 인해 부하로 전달되는 에너지는 선로상에 존재하는 전자계성분에 의한 에너지로부터 전류 I_R에 의해 발생되는 전자계 에너지를 차감한 양만큼 부하로 전달되게 된다. 따라서, 실리콘기판을 경유하여 선로로부터 접지면으로 흐르는 전류 IR은 RF 회로상에서 전자계에너지의 심각한 손실을 초래한다[2]. Figure 3에서 종래의 코프레너 선로가 비교적 큰 손실특성을 보이는 것은 이와 같은 이유 때문이다. 그런데, Figure 4에서 보는 바와 같이 등가회로 상에서 저항성분 R_p는 선로와 접지면 사이의 용량성분 C_p와 병렬로 연결되어 있다. 따라서, 선로와 접지면 사이의 용량성분 C_p는 저항성분 R_p와 병렬로 연결되어 R_p에 대해 bypass기능을 하게 된다. 즉, 선로와 접지면 사이의 용량성분 C_p가 충분히 크면 bypass기능에 의해 저항 R_p로 흐르는 전류는 거의 0이 된다. 이를 임피던스 측면으로 설명하면 다음과 같다. R_p가 1/jωC_p보다 충분히 크도록 C_p값을 설정하면 아래의 식과같이 C_p와 R_p로 이루어진 병렬회로의 임피던스 Z_p에서 저항성분 R_p는 무시될 수 있다.

Figure 4

Conventional coplanar waveguide and its equivalent circuit on silicon substrate

따라서, 전자계 손실을 야기하는 R_p상의 전류성분 I_R도 상당히 줄어들게 되며, 이로 인해 전자계손실은 상당히 줄어들게 된다. 상기 식으로부터 알수 있는바와 같이 C_p값이 클수록 C_p와 R_p로 이루어진 병렬회로의 임피던스 Z_p는 이상적인 값 1/jωC_p에 가까워지므로, C_p값이 크면 클수록 bypass기능에 의해 손실성분이 줄어들게 된다. 따라서, 손실을 줄이기 위해서는 bypass기능을 하는 용량 C_p를 증가시키면 된다. Figure 1에서 보는 바와 같이 3D 결합구조를 가지는 코프레너 선로의 경우 bypass기능을 하는 선로와 접지사이의 용량을 대폭 증가시켰다. 구체적으로, 종래의 코프레너 선로의 경우에는 Figure 1에서 보이는 최상부면의 USL과 UGP 사이의 용량 C_a만 존재하나 3D 결합구조를 가지는 코프레너 선로의 경우에는 C_a뿐만 아니라 UGP와 TPMS사이의 용량 C_u과 LGP와 TPMS 사이의 용량 C_S도 존재한다. 즉,

실지 종래의 코프레너 선로와 3D 결합구조를 가지는 코프레너 선로에 대한 주기적인 션트용량 C_p 값을 전송상수 β와 특성 임피던스 Z₀ 측정식을 이용하여 추출하였다. 전송상수 β와 특성 임피던스 Z₀는 다음의 식으로 표현된다.

상기 식에서 L_a와 C_p는 각각 앞서 언급한 선로와 접지면 사이에 존재하는 용량성분과 선로상에 흐르는 전류에 의한 인덕턴스성분을 나타낸다. 상기 식을 이용하면 C_p를 구하면 다음과 같다.

상기 식에서 λ는 전송선로의 파장을 나타낸다. Figure 5는 상기 식을 이용하여 추출된 용량 C_p 값을 보여준다. 그림에서 보는 바와 같이 3D 결합구조를 가지는 코프레너 선로가 종래의 코프레너 선로보다 훨씬 더 큰 용량값을 보여준다. 구체적으로 10 ~ 50 GHz의 범위에서 TPMS의 길이 L_T가 30μm인 경우 용량 C_p 값은 1.77 ~ 1.86 PF인 반면, 종래의 코프레너 선로의 경우 C_p 값은 0.133 ~ 0.161 PF이다. 그리고, TPMS의 길이 L_T가 증가할수록 용량 C_p 값도 증가하는데, 그 이유는 TPMS값이 증가할수록 UGP와 TPMS사이의 용량 C_u값도 증가하기 때문이다. 그러나, Figure 3에서 보는 바와 같이 L_T가 30μm만 되어도 저항 I_R에 대한 bypass기능을 충분히 수행하므로, L_T가 30μm이상이 되어 용량 C_p 값이 증가하더라도 삽입손실특성에서는 큰 차이를 보이지 않는다. Figure 3과 Figure 5로부터 용량 C_p 값이 1.8 pF/mm이상이면, 저항이 bypass되어 삽입손실이 1.38 dB이하로 감소됨을 알 수 있다.

Figure 5

Measured periodic shunt capacitance Cp of the CWP3DCS and conventional coplanar waveguide on silicon substrate

본 논문에서는 3D 결합구조를 가지는 코프레너 선로에 대한 Q factor (Quality factor)값을 추출하였다. Q factor값을 추출하는 방법에는 다양한 방법이 존재한다[10]. 만일 전송선로가 등가회로로 모델링이 되는 경우, 가장 널리 사용되는 식은 다음과 같다.

상기 식에서 ω, L과 R은 각각 각주파수, 단위길이당 인덕턴스와 저항을 의미한다. 본 논문에서는 lossy transmission line 이론을 이용하여 감쇠상수 (attenuation constant) α와 전송상수 (propagation constant) β를 이용하여 Q factor값을 추출하였다. 이에 대한 유도과정은 다음과 같다. 손실을 가지는 전송선로에 대한 복소전송상수는 다음과 같다[10].

상기 식에서 ω, L, R은 각각 각주파수, 선로에 흐르는 전류에 의한 인덕턴스와 선로부분에 존재하는 손실에 의한 저항이며, G, C는 각각 선로와 접지면사이의 누설전류에 의한 컨덕턴스와 선로와 접지면사이에 발생하는 용량을 의미한다. 만일 전송선로의 손실이 비교적 적은 경우에는, R≪ωL과 G≪ωC가 성립하며, 이러한 경우에는 RG≪ω²LC가 성립되어, 상기 식은 다음과 같이 나타내어진다.

Taylor 급수의 첫 두항을 표기하면 (1+x)0.5 ≈ 1+ x/2 +∙∙∙(x≪1)이 되므로, 상기 방정식을 정리하면 다음과 같이 된다.

상기 식으로부터 다음의 결과를 얻을 수 있다.

만일 선로로부터 접지면으로 흐르는 전류의 양이 비교적 적어서, $$ \frac{R}{Z_0}\gg {GZ}_0$$를 만족한다고 가정하면 식 (12)는 다음과 같이 된다.

식 (8), 식 (13), 식 (15)로부터 Q factor값은 다음과 같이 표현된다.

Q factor에 대한 측정결과를 고찰하기 전에 우선 Q factor를 구성하는 α와 β에 대해 고찰하고자 한다. 우선 α는 전송선로 이론을 적용하여 아래의 방법으로 전송선로의 삽입손실 S₂₁에 대한 측정치로부터 추출하였다. 먼저 전송선로상의 전계와 자계를 고려하면 다음 식으로 표현된다.

만일 전송선로의 길이가 l인 경우 전송선로의 삽입손실 S₂₁은 다음의 식으로 표현된다.

상기 식으로부터 α는 전송선로의 삽입손실 S₂₁과 다음 식과 같은 관계가 있음을 알 수 있다.

Figure 6은 α와 β에 대한 측정결과를 보여준다. 15 GHz이하의 주파수에서는 TPMS의 길이 L_T에 큰 의존성은 보이지 않으나 40 GHz이상의 높은 주파수에서는 TPMS의 길이 L_T가 증가할수록 감쇠상수 α의 값이 증가함을 알 수 있다. 그 이유는 높은 주파수에서는 주기적 용량 C_p가 증가할수록 이로 인한 fringing 용량등의 기생성분의 값이 증가하고, 이로 인해 TEM파 (transverse elecromagnetic wave) 이외의 다른 모드의 전자파가 증가하게 된다 (TM, TE등). 이러한 전자파는 RF 소자의 손실을 증가시키는 요인으로 알려져 있다[10].

Figure 6

Measured attenuation constant α of the CWP3DCS and conventional coplanar waveguide on silicon substrate

Figure 7은 TPMS의 길이 L_T 변화에 따른 전송상수 측정결과이다. 그림에서 보는 바와 같이 L_T = 30 ∼ 90 μm의 범위에서 L_T가 증가할수록 전송상수 값이 커지는데, 이는 L_T가 증가할수록 용량이 증가하여 slow-wave 특성이 더욱 강하게 나타나기 때문이다. 즉, Figure 5에서 보는 바와 같이 L_T가 증가할수록 용량 C_p가 증가하며, 식 (5)로부터 C_p가 증가할수록 β가 증가함을 알 수 있다.

Figure 7

Measured propagation constant β of the CWP3DCS and conventional coplanar waveguide on silicon substrate

Figure 8은 식 (16)을 이용하여 α와 β의 측정치로부터 추출한 Q factor값이다. 비교를 위해 실리콘 반도체 기판상에 제작된 종래의 코프레너 선로 (Figure 4 참조)에 대한 측정결과도 추가하였다. 그림에서 보는 바와 같이 3D 결합구조를 가지는 코프레너 선로는 종래의 전송선로에 비해 높은 Q factor값을 보인다. 참고로 실리콘 기판상에 제작된 3D 결합구조를 가지는 코프레너 선로 및 종래의 코프레너 선로에 대한 Q factor값 측정결과는 Table 1에 제시되었다. 3D 결합구조를 가지는 코프레너 선로가 종래의 전송선로에 비해 높은 α값을 보임에도 불구하고, 더 높은 Q factor값을 보이는 이유는 slow-wave 특성에 의해 종래의 전송선로에 비해 훨씬 높은 β값을 보이기 때문이다(Figure 7참조). 높은 β값을 가지는 선로구조는 높은 Q factor값을 가짐을 식 (16)으로부터 알 수 있다.

Table 1

Measured Q factor of the CWP3DCS and conventional coplanar waveguide on silicon substrate (Q factor extracted from β/2α)

Figure 8

Measured Q factor of the CWP3DCS and conventional coplanar waveguide on silicon substrate (Q factor extracted from β/2α)

3D 결합구조를 가지는 코프레너 선로의 TPMS의 길이 L_T가 증가할수록 전송상수 β값은 증가하나 (Figure 7 참조), Figure 8에서 볼 수 있는 바와 같이 3D 결합구조를 가지는 코프레너 선로의 Q factor값은 이러한 경향을 보이지 않는다. 그 이유는 3D 결합구조를 가지는 코프레너 선로의 감쇠상수 α가 15 GHz이하의 주파수에서는 TPMS의 길이 L_T에 큰 의존성은 보이지 않으며, 40 GHz이상의 높은 주파수에서는 TPMS의 길이 L_T가 증가할수록 감쇠상수 α의 값이 증가하기 때문이다(Figure 6 참조). 즉 식 (16)에서 Q factor값의 분모 부분이 α값이 β에 대한 L_T 의존성을 상쇄하기 때문이다.

Q factor값을 구하는 방법은 본 논문에서 사용한 α와 β에 대한 측정결과로부터 구하는 방법이외에도 몇 가지가 더 있다[10]. 본 논문에서는 3D 결합구조를 가지는 코프레너 선로가 종래의 전송선로에 비해 높은 Q factor값을 가짐을 다시 한번 확인하기 위해 다른 방법을 이용하여 Q factor값을 추출하였다. 구체적으로 중심주파수 f₀와 -3dB 대역폭의 비로써 다음의 식을 이용하여 Q factor값을 추출하였다.

이 방법은 특정주파수 f₀에서 공진특성을 이용하여 Q factor값을 추출하므로 특정주파수 f₀에서의 Q factor값만을 측정할 수 밖에 없는 단점이 있으나, 다른 방법에 비해 비교적 정확한 방법이다[10]. Figure 9 (a)와 Figure 9 (b)는 각각 식 (21)을 이용하여 Q factor를 추출하기 위해 측정한 3D 결합구조를 가지는 코프레너 선로와 종래의 코프레너 선로에 대한에 대한 입력어드미턴스 Y_in의 공진특성이다. Y_in의 공진특성은 1 port의 개방선로로부터 측정되었다. 그림에서 보는 바와 같이 3D 결합구조를 가지는 코프레너 선로가 종래의 전송선로에 비해 더욱 샤프한 공진특성을 보여주고 있으며, 이는 3D 결합구조를 가지는 코프레너 선로의 Q factor 값이 종래의 선로보다 더 높음을 의미한다. 본 논문에서 제시한 두 가지 방법으로 추출한 Q factor값 측정결과는 Table 2에 제시되었다. 중심주파수 f₀와 -3dB 대역폭의 비로써 측정한 방법의 경우에도 3D 결합구조를 가지는 코프레너 선로가 종래의 코프레너 선로보다 더 높은 Q factor값을 보이며, 3D 결합구조를 가지는 코프레너 선로를 이용하면 종래의 선로에 비해 손실특성이 크게 개선됨을 알 수 있다. Table 2에서 보는 바와 같이 Q factor값을 구하는 두 가지 방법을 비교하면 오차는 최대 9.4%정도이며, 본 논문에서 이용한 α와 β에 대한 측정결과로부터의 Q factor값 추출방법은 비교적 정확함을 알 수 있다.

Table 2

Measured Q factor of the CWP3DCS and conventional coplanar waveguide on silicon substrate (Q factor extracted from β/2α and f0/Δf-3dB)

Figure 9

(a) Measured input admittance Yin of the CWP3DCS and (b) conventional coplanar waveguide on silicon substrate

상기 결과로부터, 3D 결합구조를 가지는 코프레너 선로가 종래의 코프레너 선로보다 더 높은 Q factor값을 보이며, 3D 결합구조를 가지는 코프레너 선로를 이용하면 종래의 선로에 비해 손실특성이 크게 개선되므로 저손실 및 소형 RF소자의 응용에 적합함을 알 수 있다.

4. 결 론

본 연구에서는 3D 결합구조를 가지는 코프레너 선로를 실리콘 박막상에 제작하였으며, 다양한 이론적∙실험적 방법을 통하여 선로에 대한 손실특성 및 Q값에 대한 광범위한 물리적 특성에 대해 연구함으로써 무선통신소자로서의 응용가능성을 고찰하였다.

손실특성 측정결과에 의하면 10 ~ 50 GHz의 범위에서 종래의 코프레너 선로의 삽입손실은 λ/4 길이에 대해 1.61 ~ 2.46 dB인 반면, 3D 결합구조를 가지는 코프레너 선로의 삽입손실은 0.715 ~ 1.38 dB이었다. 30 GHz의 주파수에서 종래의 코프레너 선로의 Q factor값은 3.3인 반면, 3D 결합구조를 가지는 코프레너 선로의 Q factor값은 L_T = 30 ∼ 90 μm의 범위에서 6.0 ~ 8.1이었다.

등가회로 분석에 의하면, 높은 값의 3D 결합용량 C_p에 의한 bypass 기능이 본 연구에서 제안한 선로의 손실특성을 크게 개선하였다. 구체적으로 10 ~ 50 GHz의 범위에서 TPMS의 길이 L_T가 30μm인 3D 결합구조를 가지는 코프레너 선로의 경우, 용량 C_p 값은 1.77 ~ 1.86 PF인 반면, 종래의 코프레너 선로의 경우 C_p 값은 0.133 ~ 0.161 PF이었다.

상기 결과로부터 3D 결합구조를 가지는 코프레너 선로를 이용하면 종래의 선로에 비해 손실특성이 크게 개선되므로 저손실 및 소형 RF소자의 응용에 적합함을 알 수 있다.

References

• A. A. Abidi, “RF-CMOS comes of age”, IEICE Transactions on Electronics, E87-C(6), p840-853, (2004).
• J. R. Long, “Passive components for silicon RF and MMIC design”, IEICE Transactions on Electronics, E86-C(6), p1022-1031, (2003).
• Y. Yun, “A fully-integrated broadband amplifier MMIC employing a novel chip size package”, IEEE Transactions on Microwave Theory and Techniques, 50, p2930-293, (2002).
• Y. Yun, “Open and short stubs employing periodically arrayed grounded-strip structure on silicon substrate and their application to miniaturized RF filters on silicon RFIC”, TRANSACTIONS ON ELECTRICAL AND ELECTRONIC MATERIALS, 17(4), p217-221, (2016).
• Y. Yun, J. H. Jeong, H. S. Kim, and N. W. Jang, “Basic RF Characteristics of Fishbone-type Transmission Line Employing Comb-type Ground Plane (FTLCGP) on PES substrate for Application to Flexible Passive Circuit”, ETRI Journal, 37(1), p128-137, (2015).
• Y. Yun, “A short wavelength coplanar waveguide employing periodic 3D coupling structures on silicon substrate”, TRANSACTIONS ON ELECTRICAL AND ELECTRONIC MATERIALS, 17(2), p118-120, (2016). [https://doi.org/10.4313/teem.2016.17.2.118]
• Y. Yun, “Study on RF characteristics of coplanar waveguide employing 3D capacitive coupling structure and its application to subminiature and low impedance RF device”, Journal of the Korean Society of Marine Engineering, 41(6), p563-569, (2017), (in Korean). [https://doi.org/10.5916/jkosme.2017.41.6.563]
• Y. Yun, “A highly miniaturized on-chip 180° hybrid employing periodic ground strip structure for application to silicon RFIC”, ETRI Journal, 33(1), p13-17, (2011). [https://doi.org/10.4218/etrij.11.0110.0146]
• Y. Yun, Y. B. Park, S. K. Kang, I. H. Kang, J. W. Jung, and K. H. Park, “Miniaturized on-chip branch-line coupler employing periodically arrayed grounded-strip structure for application to silicon RFIC”, Microwave Journal, 52(2), p90-98, (2009).
• D. M. Pozar, Microwave Engineering, 2nd ed., Chapter 4, Addison-wesley, (1990).