3D 용량성 결합구조를 가지는 코프레너 선로에 대한 RF 특성연구 및 초소형∙저임피던스 RF 소자에의 응용

1. 서 론

무선통신소자의 SoC (System on Chip) 화에 따른 단말기의 소형화 및 고집적화로 인해, 최근 RF 부품에 대한 소형화는 무선통신 시장에서 hot issue로 떠오르고 있다[1]-[7]. 특히, 무선통신 단말기의 핵심부품인 결합기 및 분배기, 필터, λ/4 임피던스 변환기등의 수동소자들은 큰 점유면적으로 인해 실리콘 RFIC (radio frequency integrated circuit) 내부에 집적되지 못하고 있으며, RFIC 외부의 프린트 기판 상에 제작되고 있는 실정이다[1][2]. 또한, 일반적으로 RF용 트랜지스터는 고주파에서는 보통 20 Ω이하의 낮은 입출력 임피던스를 가지며[3], 회로구성을 간략화하기 위해서 FET 입출력부에 20 Ω이하의 저임피던스 정합소자가 필요하다. 그러나, 실리콘 기판상에 제작된 종래의 코프레너 선로[4]의 경우 10 GHz에서 파장이 10.2 mm 정도의 장파장 특성을 보여주며, 20 Ω이하의 특성임피던스를 구현하기 위해서는 실리콘 기판상에서 선로폭이 3 mm이상이 되어야 한다. 이로 인해 종래의 코프레너 선로를 이용하는 경우, 실리콘 기판상에서 단파장 및 저임피던스 특성을 가지는 전송선로를 구현하는 것은 실질적으로 불가능하다.

상기 문제점을 해결하기 위해서 실리콘 기판상에서 주기적 구조를 가지는 전송선로가 개발되었다[5][6]. 대표적으로 PAGS (periodically arrayed ground strip) 구조를 가지는 전송선로의 경우 기존의 전송선로에 비해 단파장특성과 저임피던스 특성을 보여주었다. 구체적으로, PAGS구조를 이용하는 경우 10 GHz에서 파장이 5 mm정도로 축소되었으며, 20 μm의 선로폭을 이용하여 30 Ω의 특성임피던스를 가지는 전송선로를 구현할 수 있었다[5][6]. 그러나, 상기 구조의 전송선로를 이용하는 경우에도 20 μm의 선로폭을 이용하여 20 Ω이하의 특성임피던스를 구현하는 것은 불가능하였다.

PAGS 선로구조[5][6]에 대한 상기 문제점을 해결하기 위해, 최근 3D 결합구조를 가지는 코프레너 선로가 제안되었다[7]. 상기 선로구조는 PAGS 선로구조보다 더욱 짧은 파장특성을 보여주었다. 그러나, 현재까지 상기 3D 결합구조를 가지는 코프레너 선로에 대한 광범위한 RF 특성에 대한 연구가 이루어지지 못하였다.

본 논문에서는 최근에 발표된 3D 결합구조를 가지는 코프레너 선로[7]를 이론 및 실험적으로 보다 자세히 해석하였다. 구체적으로 상기 선로에 대한 파장 및 특성 임피던스와 유효유전율등의 광범위한 물리적 특성에 대해 연구함으로써 무선통신소자로서의 응용가능성을 고찰하였다.

2. 3D 결합구조를 가지는 코프레너 선로에 대한 RF 특성

Figure 1 (a)와 Figure 1 (b)는 각각 3D 결합구조를 가지는 코프레너 선로에 대한 구조도면과 선로간 다양한 결합용량을 보여준다. 그리고, Figure 2 (a)와 Figure 2 (b)는 각각 3D 결합구조를 가지는 코프레너 선로레이아웃과 사진을 보여준다. Figure 1 (b)에서 보는 바와 같이 comb-type 선로구조가 실리콘 기판상에 존재하며, comb-type 선로구조는 LSL (lower signal line)과 TPMS(T-shape periodic metal strip)들로 구성되어 있으며, TPMS들은 LSL에 연결되어 있다. LGP (lower ground plane)는 comb-type 선로구조의 양측면에 존재하며, USL (upper signal line)과 UGP (upper ground plane)은 최상부면에 존재한다. TPMS의 T형 머리부분은 UGP 아랫면에 존재하여 Figure 2 (b)의 사진에서는 보이지 않으므로 레이아웃도 함께 제시하였다. USL과 UGP는 컨택트를 통하여 각각 LSL과 LGP에 전기적으로 연결되어 있다. SiO₂ 박막은 UGP와 TPMS사이에 존재하며, 이로 인해 UGP와 TPMS 사이에는 고용량을 가지는 커패시턴스가 존재한다. 주기적 구조를 가지지 않는 종래의 코프레너 선로의 경우에는 Figure 1에서 보이는 최상부면의 USL과 UGP 사이의 용량 C_a만 존재하나 상기 선로구조의 경우에는 C_a뿐만 아니라 UGP와 TPMS사이의 용량 C_u도 존재한다. 그리고, 상기 선로구조의 경우 Figure 1 (b)에서 보이는 바와 같이 LGP와 TPMS 사이의 용량 C_S도 존재한다.

Figure 1:

(a) A structure of the CWP3DCS (coplanar waveguide employing periodic 3D coupling structures) and (b) various coupling capacitance of the CWP3DCS

Figure 2:

(a) A layout of the CWP3DCS on silicon substrate. and (b) its photograph

Figure 3 (a)와 Figure 3 (b)는 각각 종래의 전송선로와 3D 결합구조를 가지는 코프레너 선로에 대한 등가회로를 보여준다, 그림에서 보는바와 같이 3D 결합구조를 가지는 코프레너 선로에 대한 단위길이당 션트 용량값은 우에는 C_a+C_u+C_S가 된다. 다음의 식과 같이 전송선로의 파장은 주기적인 용량에 반비례하며, 따라서, 3D 결합구조를 가지는 코프레너 선로는 종래의 코프레너 선로에 비해 단파장 특성을 보이게 된다.

Figure 3:

(a) Equivalent circuits of oplanar waveguide. and (b) the CWP3DCS

상기 식에서, f, L과 C는 각각 중심주파수, 전송선로의 단위길이당 인덕턴스와 단위길이당 용량값이다. Table 1은 측정결과로부터 추출된 종래의 코프레너 선로와 TPMS 길이 L_T = 30 μm의 3D 결합구조를 가지는 코프레너 선로의 단위길이당 주기적 용량을 나타낸다. 상기 선로구조를 제작하기 위해서 600 μm 두께의 실리콘 기판이 사용되었으며, 선로 폭 W_L는 20 μm 이며, TPMS의 T형 머리부분의 폭 W_T는 26 μm, TPMS 사이의 거리는 20 μm이다. 그리고, SiO₂의 두께는 1 μm이다. 참고로 실리콘 기판상에 제작된 주기적 스트립 두께가 20μm인 PAGS 선로구조[7] 및 종래의 코프레너 선로에 대한 파장측정결과도 Table 1에 제시되었다. Table 1에서 보는 바와 같이 3D 결합구조를 가지는 코프레너 선로는 종래의 코프레너 선로보다 훨씬 큰 주기적 용량을 보여준다.

Table 1:

Measured periodic capacitance of the CWP3DCS with a LT of 30 μm and conventional transmission lines on silicon substrate

Table 2는 실리콘 박막상에 제작된 종래의 코프레너 선로 및 PAGS 선로구조와 TPMS 길이 L_T = 30 μm의 3D 결합구조를 가지는 코프레너 선로에 대한 파장측정결과를 보여준다. 참고로 실리콘 기판상에 제작된 주기적 스트립 두께가 20μm인 PAGS 선로구조[7] 및 종래의 코프레너 선로에 대한 파장측정결과도 Table 2에 제시되었다. Table 2에서 보는 바와 같이 3D 결합구조를 가지는 코프레너 선로는 종래의 코프레너 선로보다 훨씬 짧은 파장특성을 보여주며, 지금까지 발표된 실리콘 기판상의 주기적 구조[7] 중에서 가장 짧은 파장 특성을 보여준다. 구체적으로 3D 결합구조를 가지는 코프레너 선로의 파장은 30 GHz에서 1.225 mm이며, 이는 실리콘 기판상의 종래의 코프레너 선로파장의 31.1%이다. 이와 같이 3D 결합구조를 가지는 코프레너 선로가 단파장 특성을 나타내는 이유는 앞서 설명한 바와 같이 단위길이당 주기적 용량이 증가하였기 때문이다. 상기 결과로부터 3D 결합구조를 가지는 코프레너 선로를 이용하여 RF 수동소자를 제작하면 종래의 선로구조를 이용하는 경우에 비해 점유면적이 훨씬 줄어들 수 있음을 알 수 있다.

Table 2:

Measured wavelength of the CWP3DCS with a LT of 30 μm and conventional transmission lines on silicon substrate.

Table 3은 실리콘 박막상에서 L_T = 30 μm의 3D 결합구조를 가지는 λ/4코프레너 선로에 대한 삽입손실 특성을 보여준다. 참고로 실리콘 기판상에 제작된 주기적 스트립 두께가 20μm인 PAGS 선로구조[7] 및 종래의 코프레너선로에 대한 파장측정결과도 Table 3에 제시되었다. 3D 결합구조를 가지는 코프레너 선로는 종래의 코프레너 선로에 비해 저손실 특성을 나타내며, PAGS [7]와 유사한 손실특성을 보인다. 구체적으로 50 GHz 까지의 주파수 범위에서 1.38 dB보다 적은 손실특성을 나타내고 있다.

Table 3:

Measured insertion loss of the CWP3DCS with a LT of 30 μm and conventional transmission lines on silicon substrate

Table 2에서 설명한 바와 같이 3D 결합구조를 가지는 코프레너 선로는 종래의 코프레너 선로보다 높은 용량성분을 가지므로 축소된 길이의 파장을 가진다. 본 연구에서는 주기적 구조인 TPMS의 길이 L_T의 변화에 따른 선로파장 의존성도 고찰하였다 (L_T는 Figure 1 참조). Figure 4는 TPMS의 길이 L_T의 변화에 따른 파장 측정결과이다. Figure 4에서 L_T = 0는 주기적 구조가 없는 전송선로 (Figure 3 참조)에 해당한다. 그림에서 보는바와 같이 3D 결합구조를 가지는 코프레너 선로의 경우 종래의 코프레너 선로와 PAGS 구조[7]에 비해 훨씬 짧은 파장특성을 보인다. 그림에서 보는 바와 같이 L_T = 30 ~ 150 μm의 범위에서 L_T가 증가할수록 파장이 짧아지는데, 이는 L_T가 증가할수록 Figure 1에서 보이는 UGP와 TMPS사이의 용량 C_u값이 커지기 때문이다. 즉, 주기적인 병렬커패시턴스의 단위길이당 용량 C_t값은 아래의 식으로 표현된다.

Figure 4:

Measured wavelength of the CWP3DCS and conventional coplanar waveguide on silicon substrate

식 (1)로부터 전송선로의 주기적 용량 값이 커지면 파장이 감소하게 됨을 알 수 있다. Figure 5는 TPMS의 길이 L_T의 변화에 따른 주기적인 용량 측정결과이다.

Figure 5:

Measured periodic shunt capacitance of the CWP3DCS and conventional coplanar waveguide on silicon substrate

상기 결과로부터 3D 결합구조를 가지는 코프레너 선로를 이용하여 RF 수동소자를 제작하면 종래의 선로구조를 이용하는 경우에 비해 점유면적이 훨씬 줄어 들 수 있음을 알 수 있다. 예를 들어 TPMS의 길이 L_T가 30 μm인 3D 결합구조를 가지는 코프레너 선로를 이용하여 실리콘 박막상에 특성임피던스 Z₀가 15Ω인 λ/4 선로를 제작하는 경우, 중심주파수 18.3 GHz에서 선로의 길이는 0.5 mm가 되며, TPMS를 포함한 선로의 폭은 80 μm가 되어 두께 600 μm의 실리콘 기판상에서의 점유면적은 0.04 mm²가 된다. 이에 반해 종래의 코프레너 선로를 이용하여 두께 600 μm의 실리콘 기판상에 특성임피던스 Z₀가 15Ω인 λ/4 선로를 제작하는 경우, 중심주파수 18.3 GHz에서 선로의 길이와 폭은 각각 1.8과 3 mm가 되며, 실리콘 박막상의 점유면적은 5.4 mm²가 된다. 따라서, 3D 결합구조를 가지는 코프레너 선로를 이용하여 RF 수동소자를 제작하면 종래의 코프레너 선로를 이용하는 경우에 비해 실리콘 박막상의 점유면적이 0.74%로 대폭 감소하게 된다. 상기 결과는 Table 4에 요약되어 있다.

Table 4:

Size of λ/4 transmission line with a Z0 of 15 Ω at a frequency 18.3 GHz on silicon substrate with a thickness of 600 μm

Figure 6은 TPMS의 길이 L_T의 변화에 따른 주기적인 유효유전율 측정결과이다. 유효유전율은 30 GHz에서 측정된 값이다. 그림에서 보는 바와 같이 L_T = 0 ~ 150 μm의 범위에서 측정하였으며, L_T = 0는 주기적 구조가 없는 전송선로(Figure 3 참조)에 해당한다. 그림에서 보는 바와 같이 3D 결합구조를 가지는 코프레너 선로는 종래의 전송선로에 비해 매우 높은 유효유전율 값을 보인다. 구체적으로 L_T = 0에 해당하는 종래의 코프레너 선로의 경우 6.44의 유효유전율 값을 보이며, PAGS 구조의 경우는 최대 40까지의 유효유전율 값을 보였으나[7], 3D 결합구조를 가지는 코프레너 선로의 경우 L_T = 30 ~ 150 μm의 범위에서 66.7 ~ 293의 유효유전율 값을 보인다. 이와 같이 3D 결합구조를 가지는 코프레너 선로가 높은 유효유전율을 보이는 이유는 높은 용량성분 때문이다. 즉, 다음 식 으로부터 전송선로의 주기적 용량 값이 커지면 유효유전율 값이 증가하게 됨을 알 수 있다.

Figure 6:

Measured effective permittivity εeff of the CWP3DCS and conventional coplanar waveguide on silicon substrate

상기 식에서 μ₀와 ε₀는 각각 공기의 투자율과 유전율이다. 그리고, L_T가 증가할수록 유효유전율 값이 증가하는데, 이는 L_T가 증가할수록 UGP와 TPMS사이의 용량 C_u값이 커지기 때문이다. 상기 결과로부터 3D 결합구조를 가지는 코프레너 선로는 높은 용량성분으로 인해 단파장 특성과 높은 유효유전율을 보이며, 이로 인해 실리콘 반도체 기판상의 수동소자의 소형화에 매우 용이하게 사용될 수 있음을 알 수 있다.

3. 3D 결합구조를 가지는 코프레너 선로에 대한 특성 임피던스

일반적으로 RF용 트랜지스터는 고주파에서는 보통 20 Ω이하의 낮은 입출력 임피던스를 가지며[3], 회로구성을 간략화 하기 위해서는 FET 입력부에 20 Ω이하의 저임피던스 정합소자가 필요하다. 그러나, 앞장에서 검토한 바와 같이 종래의 코프레너 선로의 경우, 20 Ω이하의 특성임피던스를 구현하기 위해서는 실리콘 기판상에서 선로폭이 3 mm이상이 되어야 한다. 상기 문제점을 해결하기 위해서 실리콘 기판상에서 주기적 구조를 가지는 PAGS 선로구조가 개발되었으며 [7], 상기 전송선로의 경우 기존의 전송선로에 비해 저임피던스 특성을 보여주었다. 구체적으로, 특성임피던스의 경우 20 μm의 선로폭을 이용하여 30 Ω의 특성임피던스를 가지는 전송선로를 구현할 수 있었다[5]-[7]. 그러나, PAGS 구조의 전송선로를 이용하는 경우에도 20 μm의 선로폭을 이용하여 20 Ω이하의 특성임피던스를 구현하는 것은 불가능하였다.

본 논문에서 제안한 3D 결합구조를 가지는 코프레너 선로를 이용하면 20 Ω이하의 선로를 용이하게 구현 할 수 있다. 즉, 아래의 수식에서 보는 바와 같이 전송선로의 특성 임피던스는 주기적인 용량성분에 반비례하며, 3D 결합구조를 가지는 코프레너 선로는 높은 용량성분으로 인해 종래의 전송선로보다 저임피던스 특성을 보이게 된다.

Figure 7은 3D 결합구조를 가지는 코프레너 선로에 대한 특성임피던스 측정결과를 보여준다. 그림에서 보는바와 같이 L_T = 0에 해당하는 종래의 코프레너 선로의 특성임피던스는 61Ω이나, 3D 결합구조를 가지는 코프레너 선로의 L_T = 30 ~ 150 μm의 범위에서 7~15Ω의 특성 임피던스 값을 보인다. 그리고, L_T가 증가할수록 특성임피던스 값이 감소하는데, 이는 L_T가 증가할수록 UGP와 TPMS사이의 용량 C_u값이 커지기 때문이다. 즉, 식 (4)로부터 용량 C_u값이 커질수록 특성 임피던스 값이 감소함을 알 수 있다. 종래의 전송선로구조를 이용하는 경우, 큰 사이즈로 인해 20 Ω이하의 저임피던스를 가지는 전송선로를 구현하는 것이 어려웠으나, 3D 결합구조를 가지는 코프레너 선로를 이용하는 경우, 20 Ω이하의 저임피던스를 가지는 전송선로를 용이하게 구현할 수 있음을 알 수 있다.

Figure 7:

Measured characteristic impedance of the CWP3DCS and conventional coplanar waveguide on silicon substrate

본 논문에서는 3D 결합구조를 가지는 코프레너 선로에 대한 저임피던스 정합특성을 검토하기 위하여 λ/4 전송선로에 대하여 임피던스 정합특성을 검토하였으며, 측정결과는 Figure 8에 제시되어 있다. 그림에서 보는바와 같이 20Ω의 부하 임피던스를 5Ω의 임피던스에 정합하기 위해 λ/4 전송선로가 사용되었다. 임피던스 Z_C2에서 Z_C1으로의 변환을 위한 λ/4 전송선로의 특성임피던스는 다음의 변환관계식을 만족하여야 한다[4].

Figure 8:

Measured impedance matching characteristic of the CWP3DCS with a length of λ/4 (impedance matching from 20 to 5Ω)

따라서, Figure 7로부터 L_T = 90 μm인 3D 결합구조를 가지는 코프레너 선로를 제작하여 그 특성을 측정하였다. 임피던스 변환기의 면적은 Table 5에 제시되어 있다. 종래의 전송선로를 이용하여 특성임피던스 10Ω의 선로를 실리콘 기판상에 제작하는 것은 불가능하므로 종래의 선로와의 면적 비교대상은 없으나, 실리콘 기판상의 점유면적은 0.1 mm²로써 초소형임을 알 수 있다. Figure 8에서 보는 바와 같이 3D 결합구조를 가지는 코프레너 선로는 광대역에 걸쳐 매우 양호한 임피던스 정합특성을 보이는 것을 알 수 있다. 구체적으로, 중심 주파수 11.6 GHz에서 -27.1 dB의 반사 손실과 -1.2 dB의 삽입 손실특성이 관찰되며, 8.2 ~ 15.2 GHz 대역에 걸쳐서 -10 dB이하의 반사손실과 -1.8 dB 이하의 삽입손실 특성이 관찰된다. 상기 결과들로부터 3D 결합구조를 가지는 코프레너 선로를 이용하면, 다양한 특성임피던스를 가지는 초소형의 저임피던스 선로를 실리콘 기판상에 구현할 수 있음을 알 수 있으며, 이는 고주파에서 저임피던스 특성을 보이는 능동소자간의 임피던스 정합에 매우 유용하게 사용될 수 있음을 알 수 있다.

Table 5:

Size of λ/4 transmission line with a Z0 of 10 Ω at a frequency 11.6 GHz on silicon substrate with a thickness of 600 μm

4. 결 론

본 연구에서는 3D 결합구조를 가지는 코프레너 선로를 실리콘 박막상에 제작하였으며 이에 관한 RF 특성을 조사하였다. 3D 결합구조를 가지는 코프레너 선로는 지금까지 발표된 실리콘 기판상의 종래의 전송선로에 비해 가장 짧은 파장 특성을 보여주었다. 구체적으로 3D 결합구조를 가지는 코프레너 선로의 파장은 30 GHz에서 1.225 mm이며, 이는 실리콘 기판상의 종래의 코프레너 선로파장의 31.1%이다. 따라서, 상기 3D 결합구조를 가지는 코프레너 선로를 이용하면 실리콘 박막상의 점유면적이 대폭 줄어든 소형화된 RF용 소자를 구현할 수 있다. 실지 3D 결합구조를 가지는 코프레너 선로를 이용하여 실리콘 박막상에 특성임피던스 Z₀가 15Ω인 λ/4 선로를 제작하는 경우, 중심주파수 18.3 GHz에서 점유면적은 0.04 mm²가 되었으며, 이는 종래의 코프레너 선로를 이용하는 경우에 비해 점유면적이 0.74%였다. 유효유전율 측정결과에 의하면, 종래의 코프레너 선로의 경우 6.44의 유효유전율 값을 보였으나, 3D 결합구조를 가지는 코프레너 선로의 경우 높은 용량성 성분으로 인해 66.7 ~ 293의 매우 높은 유효유전율 값을 보였다. 그리고, TPMS의 길이 L_T가 증가할수록 파장은 짧아지고, 유효유전율은 증가하였는데, 이는 L_T가 증가할수록 주기적인 용량 값이 커지기 때문이었다. 삽입손실 측정결과에 의하면 3D 결합구조를 가지는 코프레너 선로는 종래의 코프레너 선로에 비해 저손실 특성을 보여주었으며, 구체적으로 λ/4 길이를 가지는 전송선로의 경우 50 GHz 까지의 주파수 범위에서 1.38 dB보다 적은 손실특성을 보여주었다. 상기 3D 결합구조를 가지는 코프레너 선로를 이용하면 실리콘 박막상에서 20Ω이하의 저임피던스 선로의 구현이 가능하였였으며,광대역에서 매우 양호한 RF 정합특성을 보여주었다. 상기 3D 결합구조를 가지는 λ/4 코프레너 선로에 대한 실리콘 기판상의 점유면적은 0.1 mm²로써 초소형임을 알 수 있었다. 상기 결과들로부터 3D 결합구조를 가지는 코프레너 선로를 이용하면, 다양한 특성임피던스를 가지는 초소형의 저임피던스 선로를 실리콘 기판상에 구현할 수 있음을 알 수 있으며, 이는 고주파에서 저임피던스 특성을 보이는 능동소자간의 임피던스 정합에 매우 유용하게 사용될 수 있음을 알 수 있다.

후 기

이 논문은 2014년도 정부 (미래창조과학부)의 재원으로 한국연구재단의 지원을 받아 수행된 연구임(2014R1A2A1A11049844).

References

• A. A. Abidi, “RF-CMOS comes of age,”, IEICE Transactions on Electronics, E87-C(6), p840-853, (2004).
• J. R. Long, “Passive components for silicon RF and MMIC design,”, IEICE Transactions on Electronics, E86-C(6), p1022-1031, (2003).
• Y. Yun, M. Nishijima, M. Katsuno, H. Ishida, K. Minagawa, T. Nobusada, and T. Tanaka, “A fully-integrated broadband amplifier MMIC employing a novel chip size package,”, IEEE Transactions on Microwave and Theory and Techniques, 50, p2930-2937, (2002).
• D. M. Pozar, Microwave Engineering, 2nd ed., Addison-Wesley, (1990).
• Y. Yun, “A highly miniaturized on-chip 180° hybrid employing periodic ground strip structure for application to silicon RFIC,”, ETRI Journal, 33(1), p13-17, (2011). [https://doi.org/10.4218/etrij.11.0110.0146]
• Y. Yun, Y. B. Park, S. K. Kang, I. H. Kang, J. W. Jung, and K. H. Park, “Miniaturized on-chip branch-line coupler employing periodically arrayed grounded-strip structure for application to silicon RFIC,”, Microwave Journal, 52(2), p90-98, (2009).
• Y. Yun, “A short wavelength coplanar waveguide employing periodic 3D coupling structures on silicon substrate,”, Transactions On Electrical and Electronic Materials, 17(2), p118-120, (2016). [https://doi.org/10.4313/teem.2016.17.2.118]